3.4 Verilog语言的过程及用法